概述

Ettus Research USRP X300 是一款高性能、可擴(kuò)展的軟件定義無(wú)線電 （SDR） 平臺(tái)，用于設(shè)計(jì)和部署下一代無(wú)線通信系統(tǒng)。該硬件架構(gòu)將兩個(gè)覆蓋 DC – 6 GHz 的擴(kuò)展帶寬子板插槽、高達(dá) 160 MHz 的基帶帶寬、多個(gè)高速接口選項(xiàng)（PCIe、雙 10 GigE、雙 1 GigE）和一個(gè)大型用戶可編程 Kintex-7 FPGA 組合在一個(gè)方便的桌面或機(jī)架式半寬 1U 外形中。除了提供硬件性能外，X300 的開(kāi)源軟件架構(gòu)還提供跨平臺(tái)的 UHD 驅(qū)動(dòng)程序支持，使其與大量支持的開(kāi)發(fā)框架、參考架構(gòu)和開(kāi)源項(xiàng)目兼容。

表 1：操作系統(tǒng)、開(kāi)發(fā)框架和參考應(yīng)用程序

高性能用戶可編程 FPGA

作為 USRP X300 的核心，XC7K325T FPGA 在設(shè)備內(nèi)的所有主要組件（包括無(wú)線電前端、主機(jī)接口和 DDR3 內(nèi)存）之間提供高速連接。UHD 提供的默認(rèn) FPGA 內(nèi)核提供了用于數(shù)字下變頻和上變頻、微調(diào)和其他 DSP 功能的所有功能塊，使其能夠與使用 UHD 架構(gòu)的其他 USRP 設(shè)備互換。大型 Kintex-7 FPGA 為開(kāi)發(fā)人員提供了額外的空間來(lái)整合自定義 DSP 模塊，并與大量 USRP 支持的開(kāi)發(fā)框架、參考架構(gòu)和開(kāi)源項(xiàng)目兼容。

表 2：FPGA 資源比較

多個(gè)高速接口選項(xiàng)

USRP X300 提供多種接口選項(xiàng)。開(kāi)箱即用的 1 GigE 提供了一種便捷的入門方式。對(duì)于擴(kuò)展帶寬和低延遲應(yīng)用，例如 PHY/MAC 研究，PCIe x4 為確定性操作提供了高效的總線。使用網(wǎng)絡(luò)記錄器或多個(gè)處理節(jié)點(diǎn)的應(yīng)用程序最好由 10 GigE 接口選項(xiàng)提供服務(wù)。

附加功能 - GPSDO、GPIO、1 GB DDR3、同步

X300 包括許多有助于無(wú)線系統(tǒng)開(kāi)發(fā)的附加功能。板載 1GB DDR3 可通過(guò) FPGA 參考設(shè)計(jì)靈活訪問(wèn)，通過(guò)緩沖和數(shù)據(jù)存儲(chǔ)內(nèi)存補(bǔ)充 FPGA 資源。可選的內(nèi)部 GPSDO 提供高精度頻率參考，與GPS系統(tǒng)同步時(shí)，全局定時(shí)對(duì)齊精度在50 ns以內(nèi)。外部 GPIO 連接器允許用戶控制外部組件（如放大器和開(kāi)關(guān)），接受輸入（如事件觸發(fā)器）并觀察調(diào)試信號(hào)。USRP X300 還包括一個(gè)內(nèi)部 JTAG 適配器，允許 FPGA 開(kāi)發(fā)人員輕松加載和調(diào)試新的 FPGA 映像。

特征

• 兩個(gè)寬帶寬 RF 子板插槽

• 每個(gè)帶寬高達(dá) 160MHz（UBX 和 TwinRX)

• 子板選擇涵蓋 DC 至 6 GHz

• 用于高性能 DSP （XC7K325T） 的大型可定制 Xilinx Kintex-7 FPGA

• 多個(gè)高速接口

• 雙 10 Gb 以太網(wǎng) – 2 個(gè) RX，每通道 200 MSP

• 雙 10 Gb 以太網(wǎng) – 4 個(gè) RX，每通道 80 MSP

• PCIe Express（臺(tái)式機(jī)）– 200 MS/s 全雙工

• ExpressCard（筆記本電腦）– 50 MS/s 全雙工

• 雙 1 Gb 以太網(wǎng) – 25 MS/s 全雙工

• UHD 架構(gòu)提供與

• GNU 無(wú)線電

• C++/Python API

• 阿瑪瑞軟件 LTE 100

• OpenBTS 公司

• 其他第三方軟件和框架

• 靈活的時(shí)鐘架構(gòu)

• 可配置的采樣時(shí)鐘

• 可選的 GPS 訓(xùn)練 OCXO

• 使用 OctoClock 和 OctoClock-G 進(jìn)行相干操作

• 緊湊堅(jiān)固的半寬 1U 外形尺寸，便于桌面或機(jī)架安裝

• 數(shù)字 I/O 可在前面板，用于從 FPGA 進(jìn)行自定義控制和連接